眾所周知,華為是全球備受矚目的“專利大戶”,從5G/6G到通信設備,再到手機芯片、操作系統、自動駕駛、EVS等均有涉及。而最近,華為又新增了多條專利信息,其中一項便是關于芯片封裝和制備方法的,這將有利于提高芯片的性能。
根據企查查公開的信息顯示,這項新專利的名稱為“一種芯片封裝以及芯片封裝的制備方法”,申請日期為2020年12月16日,申請公布日為2023年8月4日,申請公開號為CN116547791A。
▲圖片來源:企查查
據悉,這是一種用于簡化芯片堆疊結構及其形成方法的制造技術。
根據專利摘要顯示,該芯片封裝包括基板、裸芯片、第一保護結構和阻隔結構;該裸芯片、該第一保護結構和該阻隔結構均被設置在該基板的第一表面上;該第一保護結構包裹該裸芯片的側面,該阻隔結構包裹該第一保護結構背離該裸芯片的表面,且該裸芯片的第一表面、該第一保護結構的第一表面和該阻隔結構的第一表面齊平。
其中,該裸芯片的第一表面為該裸芯片背離該基板的表面,該第一保護結構的第一表面為該第一保護結構背離該基板的表面,該阻隔結構的第一表面為該阻隔結構背離該基板的表面。
通過這種芯片堆疊結構的設計,旨在簡化芯片堆疊結構的制備工藝,并有利于提高生產效率。該專利對于芯片封裝行業具有重要意義,可以加快芯片制造的速度、降低生產成本,并提高芯片的性能和可靠性。
▲專利原理示意圖
該專利一經曝光,立即引起了網友的廣泛關注和討論,例如“華為可以將兩塊14nm制程芯片堆疊在一起,實現與7nm制程芯片相似的性能和功耗”的說法也隨之流傳開來。
不過,華為官方已經多次證實這是謠傳。因為“通過芯片疊加工藝讓兩塊14nm芯片達到7nm水平”這樣的說法本身就是錯誤的,芯片堆疊技術方案難題包含了熱管理、電氣互聯、封裝和測試、制造技術等多個方面,要想完成這些并非易事。
此外,兩塊14nm芯片堆疊在一起,還要功耗跟7nm相當,暫且說可以組合,但這樣實現后也是通過降頻。要知道,14nm芯片達到7nm的性能水平就必須功耗翻倍,同時還得進一步擴大芯片面積才能塞下更多的晶體管,這顯然脫離了芯片發展規律。
雖然這項新專利實現不了7nm工藝,但卻展現了華為在芯片領域的研發實力和創新能力,也為全球芯片行業的發展提供了更多新的可能。
▲圖片來源:華為海思官網